회로이론(21) : Op-Amp #4 [증폭기 이득오차, 비반전 증폭기, 차동 증폭기, 가산 증폭기, 계측 증폭기]

비반전 증폭기 및 증폭기 이득오차

 

증폭기의 이득오차 정의

 

표준형 비반전 구성의 이득오차

β의 식

 

 증폭기의 이득오차 정의를 토대로 유한한 이득 A_O를 갖는 비반전 구성의 이득오차를 구해보도록 하겠다. 다음 회로는 표준형 비반전 op-amp 회로와 그 등가 회로이다.

 

(a) 표준형 비반전 op-amp

 

(b) 회로(a)의 등가회로

 

회로 해석을 쉽게 하기 위해서 그 등가 회로에 대해서 방정식들을 구하도록 한다.

 

 v_S는 마디간의 전위차를 이용한 관계식이다.

 종속 전압원은 GND가 기준이 되므로 v_O이 곧 A_Ov_in이 된다.

 v₁은 v_O이 저항 R₁에 걸리는 전압에 대한 식이며, 전압 분배를 이용하였다.

 

다음은 회로망에 대한 입력과 출력 간의 관계식이다.

 

 

따라서 위의 식을 정리하면 실제 이득이 구해진다.

 

 

 이 회로의 이상적인 이득이 (R₁ + R₂)/R₁ = 1/β 임을 상기하자. 따라서 이득오차는 다음과 같다.

 

 두 번째 식은 이득오차를 단순화한 식이다.

 

 

차동 증폭기

 

 다음 회로에서 출력 전압에 대한 식을 구해보도록 하자.

 

 

 먼저 반전 입력 단자에서의 마디 방정식을 구한다. 즉 마디 v_-에서 KCL을 적용한다.

 

 

다음으로 비반전 단자(마디 v₊)에서 KCL을 적용한다.

 

 

여기서 i₊ = i_- = 0,  v₊ = v_- 이다. 이 값들을 위의 두 방정식에 대입하면 두 연립 방정식을 구할 수 있다.

 

 두 방정식을 연립하여 풀면 다음의 식을 얻을 수 있다.

 

 

 만약 R₄ = R₂ 이고 R₃ = R₁이면 식은 단순화가 가능하게 된다.

 

 

따라서 이 op-amp 회로는 두 입력 전압의 차를 구하는 데 활용할 수 있다.

 

가산 증폭기

 

다음 회로는 기본적인 가산 증폭기이다. 이 회로에서의 이득을 구하도록 한다.

 

가산 증폭기

 

반전 입력단자(마디 a)에서 KCL을 적용하면 다음과 같은 방정식을 구할 수 있다. KCL을 적용할 때 회로망을 보면  I₊ = I_- = 0 임을 유의하자.

 

 

 출력을 입력에 대한 항으로 정리하면 다음과 같은 결과를 얻는다.

 

 

---

유익하셨다면 좋아요와 구독 꾹 부탁드립니다 ㅎㅎ